Cell 内部のユニット(PPE, SPE, XDR メモリ, FlexIO等）は EIB(エレメント インターコネクト バス）というリング状のバスで接続されている（図１、図２、図３）。このリングは 128bit 幅のバスが 4重になっていて（合計で 512bit)、２本が左周りで、あとの２…